ICS 31.200 CCS L 56 中华人民共和国国家标准 GB/T 42848—2023 半导体集成电路 直接数字频率合成器测试方法 Semiconductor intergrated circuits- Test method of direct digital frequency synthesizer 2023-12-01实施 2023-08-06发布 国家市场监督管理总局 发布 国家标准化管理委员会 GB/T 42848—2023 目 次 前言 1 范围 规范性引用文件 2 3 术语和定义 总则 4 4.1 测试环境 4.2 测试注意事项 4.3 相关文件 静态参数 5 5.1 逻辑输入高电平电压ViH 5.2 逻辑输入低电平电压VIL 5.3 逻辑输出高电平电压VoH 5.4 逻辑输出低电平电压Vol 5.5 逻辑输人高电平电流IH 5.6 逻辑输入低电平电流Iu 5.7 增益误差E 5.8 积分非线性INL 10 5.9 微分非线性DNL 5.10 满幅输出电流Irs 12 5.11 输出失调电流00 13 5.12 电压适应范围Vp 13 5.13 时钟输入偏置电压V 14 6动态参数测试 15 6.1 建立时间tsu 15 6.2 保持时间tH 15 6.3 输出电容Co 15 6.4 时钟输入频率fREFCLK 16 6.5 时钟输入幅度VREFCL.K 17 6.6 输出宽带无杂散动态范围SFDRw 18 6.7 输出窄带无杂散动态范围SFDRN 19 6.8 通道隔离度ISOcH 20 6.9 通道间输出幅度匹配误差△AcH 22 6.10 通道间相位差△Pc 22 I GB/T42848—2023 6.11 相位噪声 23 6.12 噪声功率谱密度 24 6.13 功耗Pw 25 6.14 电源电流Ico 27 GB/T42848—2023 前言 本文件按照GB/T1.1—2020《标准化工作导则 第1部分:标准化文件的结构和起草规则》的规定 起草。 请注意本文件的某些内容可能涉及专利。本文件的发布机构不承担识别专利的责任 本文件由中华人民共和国工业和信息化部提出。 本文件由全国半导体器件标准化技术委员会(SAC/TC78)归口。 本文件起草单位:成都振芯科技股份有限公司、中国电子技术标准化研究院。 本文件主要起草人:何善亮、蒲佳、杨阳、刘纪祖、范超、吴淼、王可、李锟。 GB/T42848—2023 半导体集成电路 直接数字频率合成器测试方法 1范围 本文件适用于单通道及多通道直接数字频率合成器电路的测试。 2规范性引用文件 2 下列文件中的内容通过文中的规范性引用而构成本文件必不可少的条款。其中,注日期的引用文 本文件。 GB/T17574—1998半导体器件集成电路第2部分:数字集成电路 3 3术语和定义 下列术语和定义适用于本文件。 3.1 满幅输出电流 full-scaleoutputcurrent I Fs 配置模拟输出端为满幅输出时的输出电流。 3.2 增益误差 gain error Ec 对于电压或电流输出型的器件,器件转换电压或电流实际输出范围与理想输出范围之间的偏差。 3.3 通道间输出幅度匹配误差matchingerrorofchannelsoutputlevel AAcH 多通道器件各输出通道在相同的输入幅度配置下,输出幅度间的最大偏差绝对值与各通道中最小 输出幅度值的百分比。 3.4 输出失调电流 充output current offset Io0 配置模拟输出端为零点输出时的输出电流。 3.5 输出电容 outputcapacitance Co 在规定条件下器件输出端的电容值。 1 GB/T 42848—2023 3.6 电压适应范围voltagecompliancerange VDAC 在输出端所能承受的不引起满幅输出电流产生规定范围变化的最大电压范围。 3.7 积分非线性integralnonlinearity;INL 实际模拟输出与理想输出的最大偏差。 3.8 微分非线性differentialnonlinearity;DNL 实际转换特性曲线中相邻编码对应电压差值与理想1个最低有效位对应电压值之间的最大偏差。 3.9 通道间相位差 phase variance of differenct channels △PcH 多通道器件各通道间同时配置相同频率、幅度和相位时,各通道输出波形的相位差绝对值的最 大值。 3.10 时钟输入频率 operation frequency f REFCLK 器件参考时钟输人端所施加参考时钟信号的频率范围。 3.11 时钟输入幅度 refclk input level VREFCLK 器件参考时钟输入端所施加参考时钟信号的电压幅度范围。 3.12 时钟输入偏置电压 refclk input bias voltage Vb 器件参考时钟输入端内部提供的直流偏置电压。 3.13 输出宽带无杂散动态范围 wideband spurious-free dynamic range SFDRw 额定奈奎斯特带宽范围内的基波信号的功率与最大杂散或谐波的功率之比。 3.14 输出窄带无杂散动态范围 narrowband spurious-free dynamic range SFDRN 规定的窄带带宽范围内的基波信号的功率与最大杂散的功率之比。 3.15 通道隔离度channelisolation ISOcH 多通道器件各通道输出不同频点时,当前测试通道输出基波频率的幅度和其他通道输出频点馈通 到当前测试通道的幅度之比。 3.16 相位噪声 phasenoise 器件在给定的偏移频率处的相位噪声定义为在该频率处1Hz带宽内的信号功率与载波功率的 2 GB/T42848—2023 比值。 3.17 噪声功率谱密度 Enoisepower spectrumdensity 器件在偏离载波规定频率间隔处的单位带宽噪声功率。 4总则 4.1测试环境 除另有规定外,电测试环境温度或参考点温度为25℃其他试验环境温度或参考点温度为(25士 10)℃;环境气压86kPa~106kPa。如果环境湿度对试验有影响,应在相关文件中规定。 4.2 测试注意事项 测试期间,遵循以下注意事项: 若无特殊说明,环境或参考点温度偏离规定值的范围符合相关文件的规定; 避免外界干扰对测试准确度的影响; c) 测试设备在计量有效期内,测试设备引起的测试准确度偏差符合相关文件的规定; d) 施于被测器件的电源电压与规定值偏差在土1%以内,施于被测器件的其他电参量的准确度符 合相关文件的规定; e) 确保被测器件与测试外围电路连接良好; f) 被测器件与测试系统连接或断开时,承受的电应力不超过相关文件中规定的最大非破坏应力 条件; g) 避免因静电放电而引起器件损伤; h) 非被测输人端和输出端是否悬空符合相关文件的规定。 4.3 3相关文件 本文件中的相关文件指与被测器件相关的产品详细规范、产品手册等技术文件 5 静态参数 5.1 逻辑输入高电平电压Vm 5.1.1目的 配置器件为规定工作状态时,测试逻辑输入端所施加的最小高电平电压。 5.1.2测试原理图 逻辑输人高电平电压的测试原理框图见图1。 3

pdf文档 GB-T 42848-2023 半导体集成电路 直接数字频率合成器测试方法

文档预览
中文文档 31 页 50 下载 1000 浏览 0 评论 0 收藏 3.0分
温馨提示:本文档共31页,可预览 3 页,如浏览全部内容或当前文档出现乱码,可开通会员下载原始文档
GB-T 42848-2023 半导体集成电路 直接数字频率合成器测试方法 第 1 页 GB-T 42848-2023 半导体集成电路 直接数字频率合成器测试方法 第 2 页 GB-T 42848-2023 半导体集成电路 直接数字频率合成器测试方法 第 3 页
下载文档到电脑,方便使用
本文档由 思安 于 2023-09-10 13:10:43上传分享
站内资源均来自网友分享或网络收集整理,若无意中侵犯到您的权利,敬请联系我们微信(点击查看客服),我们将及时删除相关资源。